転職・求人トップ/ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社
ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社の中途採用・転職・求人情報
事業内容 | ■ASIC/SoC 設計＆供給サービスを主軸とした事業 |
|---|---|
本社所在地 | 220-0012神奈川県横浜市西区みなとみらい３－６－１ |
代表者 | 黄 俊淵 |
企業ホームページ | https://www.guc-asic.com/en/ |
最終更新日：2026/05/30
ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社
募集している求人
- 正社員
GlobalUnichipJapan株式会社
※ASIC/SoC【フィジカル検証チームリーダー】TSMCグループ/年休129日 半導体研究開発
■ChipおよびBlockのフィジカル検証(DRC/LVS/IRDropなど) ■フロアプラン(Bump Assign,IO配置設計,電源仕様設計) ■チームメンバーのサポート,進捗管理
年俸800万円～1500万円
勤務地神奈川県横浜市南区- 年間休日120日以上退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ※ASIC/SoC【フィジカル検証チームリーダー】TSMCグループ/年休129日 仕事の内容 ■ChipおよびBlockのフィジカル検証(DRC/LVS/IRDropなど) ■フロアプラン(Bump Assign,IO配置設計,電源仕様設計) ■チームメンバーのサポート,進捗管理 ■社内FED/DFT/BEDメンバーと協調設計 ■社内もしくは社外Package設計者と協調設計 ■顧客への進捗報告 ■技術的なトラブルシューティング,HQのFlowチームと共同した改善活動 [変更の範囲:当社業務全般] 募集職種 ※ASIC/SoC【フィジカル検証チームリーダー】TSMCグループ/年休129日必要な経験・能力等必要な経験・能力等 【必須】■フィジカル検証チーム 若しくは プロジェクトリーダー職務経験(3年以上)※顧客へのプロジェクト報告経験を含む ■フィジカル検証（DRC/LVS/IRDropなど）エンジニア職務経験(5年以上) ・フィジカル検証エンジニア職務経験には以下の経験を含む（csh,awk,perl,pythonなど） フロアプラン（Bump Assign、IO配置設計、電源仕様設計）/電源Mesh構成検討、設計/サインオフ検証（DRC/LVS/IRDropなど）/プログラム言語（csh,awk,perl,pythonなど）/使用EDAツール（INNOVUS, Voltus, RedHawkSC, Calibre, Virtuosoなど) 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格： - 正社員
GlobalUnichipJapan株式会社
ASIC/SoC【Chiplet CPU Architect (上級職)】TSMCグループ/年休129日 半導体研究開発
Chiplet向けCPU搭載仕様設計に向け、直接、顧客のコンサルティングをお任せします。■Chiplet化観点での、CPU設定・制御・分散化、回路仕様設計コンサル
年俸1200万円～1800万円
勤務地神奈川県横浜市南区- 業界未経験歓迎年間休日120日以上英語退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ASIC/SoC【Chiplet CPU Architect (上級職)】TSMCグループ/年休129日 仕事の内容 Chiplet向けCPU搭載仕様設計に向け、直接、顧客のコンサルティングをお任せします。■Chiplet化観点での、CPU設定・制御・分散化、回路仕様設計コンサル ■Chiplet化観点での、CPU～Cashメモリ間の分散・制御、回路仕様設計コンサル■Chiplet化観点での、CPU Interconnect 仕様設計コンサル■Chiplet化観点での、CPU Subsystem 仕様設計コンサル■Chiplet化観点での、CPU BUS system仕様設計コンサル (CHI, AXI等の On-Chip-Bus対応)■CPU～アナログIP (PCIe, CXL, DDR 等) 制御対応コンサル[変更の範囲:当社業務全般] 募集職種 ASIC/SoC【Chiplet CPU Architect (上級職)】TSMCグループ/年休129日必要な経験・能力等必要な経験・能力等 CPU制御系、AI系、Sever-CPU, DPU (Data Processing Unit), PCIe/CXLのホストorデバイス, AIアクセラレーター、等の製品に向けたChipletの設計/回路実装, モノリシック型からChiplet型への仕様変更設計経験 等をお持ちで、かつ、これら技術の顧客サポートが可能なご経験を持つ方を募集しております。■Chiplet適応時のCPU制御・分散・接続技術経験■CPU仕様設計技術経験■CPU用cacheメモリ仕様設計技術経験■物理実装チームとの協調設計によるCPU搭載仕様設計戦略立案の経験■海外顧客との英語での折衝経験 (Speak/ListeningはFluentレベル要)■コンサルティングが主業務であるため海外顧客との密なコミュニケーション能力は必須 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力：英語 資格： - 正社員
GlobalUnichipJapan株式会社
※ASIC/SoC【レイアウト設計リーダー】TSMCグループ/年休129日 半導体研究開発
■ChipおよびBlockのレイアウト設計 ■チームメンバーのサポート、進捗管理 ■社内FED/DFTメンバーと協調設計
年俸800万円～1500万円
勤務地神奈川県横浜市南区- 年間休日120日以上退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ※ASIC/SoC【レイアウト設計リーダー】TSMCグループ/年休129日 仕事の内容 ■ChipおよびBlockのレイアウト設計 ■チームメンバーのサポート、進捗管理 ■社内FED/DFTメンバーと協調設計 ■顧客への進捗報告 ■技術的なトラブルシューティング、HQのFlowチームと共同した改善活動 [変更の範囲:当社業務全般] 募集職種 ※ASIC/SoC【レイアウト設計リーダー】TSMCグループ/年休129日必要な経験・能力等必要な経験・能力等 【必須】■デジタルレイアウト設計チーム 若しくは プロジェクトリーダー職務経験(3年以上)※顧客へのプロジェクト報告経験を含む ■デジタルレイアウトエンジニア職務経験(5年以上) ・デジタルレイアウトエンジニア職務経験には以下の経験を含む 自動レイアウトツール経験（Cadence:Innovus, Synopsys:ICC2,FusionComplier）/フロアプラン（Top設計、Block設計、Whole-Chip設計）/電源Mesh構成検討、設計/自動配置配線 (P&R)/クロックツリー合成（CTS）/タイミング検証、タイミング収束 (STA)/サインオフ検証（DRC/LVS/SI/IRDropなど）/プログラム言語（csh,awk,perl,pythonなど） 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格： - 正社員
GlobalUnichipJapan株式会社
ASIC/SoC【Digital設計:DFT設計リーダー(マネージャー候補)】年休129日 半導体研究開発
DFT設計リーダー（マネージャー候補）として、以下の業務をお任せします。■顧客製品仕様に合わせ最適化した出荷前TESTプランの提案■顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装/検証
年俸800万円～1500万円
勤務地神奈川県横浜市南区- 業界未経験歓迎年間休日120日以上退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ASIC/SoC【Digital設計：DFT設計リーダー（マネージャー候補）】年休129日 仕事の内容 DFT設計リーダー（マネージャー候補）として、以下の業務をお任せします。■顧客製品仕様に合わせ最適化した出荷前TESTプランの提案■顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装/検証 ■DFT工程の顧客窓口対応(顧客との折衝、進捗報告等)■DFTツールを活用したTEST回路の実装■特別なTEST回路のRTL設計/検証/論理合成■設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析■出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定する■出荷テスト用パタン設計/検証/管理と出荷後テストのデバッグ対応■歩留まり向上施策の検討/実施 募集職種 ASIC/SoC【Digital設計：DFT設計リーダー（マネージャー候補）】年休129日必要な経験・能力等必要な経験・能力等 【必須】■DFT設計（仕様設計/回路実装/検証）のご経験（10年以上）またはDFT設計のご経験（6年以上）と、その他何らかのDigital機能回路設計（仕様設計/回路実装/検証）のご経験をあわせて合計10年以上のご経験 ■DFT設計に限らず、何からのDigital機能回路設計のリーダーとして2人以上のチームメンバーを率いたご経験■VerilogまたはVHDLフォーマットのGateレベルNETLISTを用いた設計/検証のご経験（8年以上）■VerilogまたはVHDLフォーマットのRTLが読め、RTLレベルの回路構成がイメージ出来る事■Unix/Linux設計環境上にてTclスクリプトとEDA Toolを用いた設計業務のご経験（5年以上） 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格： - 正社員
GlobalUnichipJapan株式会社
ASIC/SoC【FED設計リーダー(合成/STA/etc)】TSMCグループ/年休129日 半導体研究開発
「TSMC」グループで唯一の『半導体製品・設計開発メーカー』である当社にて、ASIC/SoCFED設計業務におけるリーダーをご担当いただきます。
年俸800万円～1500万円
勤務地神奈川県横浜市南区- 業界未経験歓迎年間休日120日以上退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ASIC/SoC【FED設計リーダー（合成/STA/etc）】TSMCグループ/年休129日 仕事の内容 「TSMC」グループで唯一の『半導体製品・設計開発メーカー』である当社にて、ASIC/SoCFED設計業務におけるリーダーをご担当いただきます。 【業務詳細】■論理合成■STA(タイミング解析/タイミングイタレーション)■SDC(タイミング制約)の設計■チームメンバーのサポート、進捗管理■社内DFT/BEDメンバーとの協調設計■顧客への進捗報告■技術的なトラブルシューティング、HQのFlowチームと共同した改善活動【仕事内容の変更範囲】当社業務全般 募集職種 ASIC/SoC【FED設計リーダー（合成/STA/etc）】TSMCグループ/年休129日必要な経験・能力等必要な経験・能力等 【必須】■ASIC設計における論理合成/STA等の実務経験(5年以上)■ASIC設計におけるSDC(タイミング制約)の作成経験(5年以上)■ASIC設計における顧客リリース物の確認・調整・QA・FB実施経験(5年以上) ■ASIC設計におけるレイアウト設計担当者との交渉・調整経験(3年以上) 【歓迎】■論理検証(ダイナミック検証)、形式検証(フォーマル・ベリフィケーション)の実務経験■UPFを使用したLowPower設計経験■アウトソーシング含めたチーム・マネジメント経験■海外顧客と折衝できる英会話力 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格： - 正社員
GlobalUnichipJapan株式会社
ASIC/SoC【設計プロジェクトマネージャー】TSMCグループ/年休129日 半導体研究開発
「TSMC」グループで唯一の『半導体製品・設計開発メーカー』である当社にて、ASIC/SoC設計プロジェクトマネージャーとして、以下業務をお任せいたします。
年俸800万円～1500万円
勤務地神奈川県横浜市南区- 業界未経験歓迎年間休日120日以上英語退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ASIC/SoC【設計プロジェクトマネージャー】TSMCグループ/年休129日 仕事の内容 「TSMC」グループで唯一の『半導体製品・設計開発メーカー』である当社にて、ASIC/SoC設計プロジェクトマネージャーとして、以下業務をお任せいたします。 【業務詳細】■社内設計者と協業し、プロジェクトの社内進捗管理、スケジュール立案、社内他部門との折衝などの対応■お客様対応窓口として、お客様要求依頼対応、質疑応答、会議進行、量産歩留まり窓口などの対応■新規製品受注のためのプレゼン、見積対応 【仕事内容の変更範囲】当社業務全般 募集職種 ASIC/SoC【設計プロジェクトマネージャー】TSMCグループ/年休129日必要な経験・能力等必要な経験・能力等 【必須】■ASIC/SoC設計のプロジェクトマネージメント経験（3年以上）■海外顧客と折衝ができる英語力【歓迎】■ASIC/SoCの開発の実務経験（FED/DFT/BEDのいずれか）■海外で駐在経験 【当社の魅力】当社は製品メーカーが世に出す製品のエンジンとなる半導体部品(ASIC / SoC)の設計開発・供給を担っています。ASIC性能が製品性能を左右するため、高度な設計技術力が腕の見せ所であり、実際に具現化するのがGUCの使命です。製品メーカーへ半導体チップを安定供給させるための高度な故障検出技術も有しており、世界でも高い信頼を得ています。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力：英語 資格： - 正社員
GlobalUnichipJapan株式会社
ASIC/SoC【Chiplet IO Architect (上級職)】TSMCグループ/年休129日 半導体研究開発
Chiplet化に伴うIO＆インターフェイス仕様設計対応の顧客コンサルティングをお任せします。■従来のモノリシック型の1chipからChiplet化に向けた外部入出力＆Interface信号の制御・接続・分散のコンサル
年俸1200万円～1800万円
勤務地神奈川県横浜市南区- 業界未経験歓迎年間休日120日以上英語退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ASIC/SoC【Chiplet IO Architect (上級職)】TSMCグループ/年休129日 仕事の内容 Chiplet化に伴うIO＆インターフェイス仕様設計対応の顧客コンサルティングをお任せします。■従来のモノリシック型の1chipからChiplet化に向けた外部入出力＆Interface信号の制御・接続・分散のコンサル ■Chiplet化により、回路機能を複数のDieに分散した際の入出力＆Interface信号制御・接続・分散のコンサル■Chiplet化に伴うアナログIP (PCIe,CXL,Ethernet,高速SerDes,メモリIF等) の入出力＆Interface信号制御・接続・分散のコンサル■外部入出力に直結だったHardMacroをChiplet化により複数Chip化した際の入出力＆Interface信号制御・接続・分散のコンサル[変更の範囲:当社業務全般] 募集職種 ASIC/SoC【Chiplet IO Architect (上級職)】TSMCグループ/年休129日必要な経験・能力等必要な経験・能力等 【必須】Multi-Die対応の AI, ネットワーキング, HPC 向け製品等に適用されたChiplet 各Dieに対する IO(入出力信号)仕様の定義、及び、アーキテクチャ/Microアーキテクチャ仕様の定義、 また、これら技術を直接顧客に対してコンサルティングできる経験者を募集しております。■Chiplet適応時の外部IO(入出力)＆Interface信号の制御・分散・接続技術経験■外部IO(入出力)＆Interface信号仕様観点での適切な機能回路Partitioning化の立案技術経験■Chiplet化したことによる複数の各機能回路chip Dieに対する入出力＆Interface信号仕様の定義・妥当性確認・判定 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力：英語 資格： - 正社員
GlobalUnichipJapan株式会社
ASIC/SoC【Automotive FuSa Architect (上級職)】TSMCグループ/年休129日 半導体研究開発
車載SoC顧客に対して "FuSa(Functional Safety)" をコンサルティング (世界中の顧客が対象)いただきます。■顧客の車載SoC(ASIC)仕様をベースにFuSa対象(ISO26262準拠)となる回路の定義・策定、品質確保手段の立案
年俸1200万円～1800万円
勤務地神奈川県横浜市南区- 業界未経験歓迎年間休日120日以上英語退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ASIC/SoC【Automotive FuSa Architect (上級職)】TSMCグループ/年休129日 仕事の内容 車載SoC顧客に対して "FuSa(Functional Safety)" をコンサルティング (世界中の顧客が対象)いただきます。■顧客の車載SoC(ASIC)仕様をベースにFuSa対象(ISO26262準拠)となる回路の定義・策定、品質確保手段の立案 ■Safety PlanとHardwere Safety要求をその目標と合わせて定義■顧客回路仕様に沿ってFuSa islandを定義■対象となるASILグレードの判断・判定■FMEDA (Failure Modes Effects and Diagnostics Analysis)をベースとした解析■AEC-Q100必要性の判断：AECグレードレベルの判断・判定■AEC-Q104必要性の判断：MCM (Multi-Chip-Module) StressテストとDFT手法の立案[変更の範囲:当社業務全般] 募集職種 ASIC/SoC【Automotive FuSa Architect (上級職)】TSMCグループ/年休129日必要な経験・能力等必要な経験・能力等 【必須】■車載機能安全基準認定経験 (2018年version以降のAFSP certificate)■車載向け各種のFuSa対象回路の定義・策定の業務経験5年以上■Safetyメカニズムの熟練経験■FuSa定義のGoal設定経験5年以上 ■定義した各種FuSa設定に沿った回路設計(or 顧客サポート)経験5年以上■物理実装チームとの協調設計によるFuSa観点のテスト戦略 (Self-Test, LBIST, MBIST) 立案の経験■海外顧客との英語での折衝経験 (Speak/ListeningはFluentレベル要)■コンサルティングが主業務であるため海外顧客との密なコミュニケーション能力は必須 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力：英語 資格： - 正社員
GlobalUnichipJapan株式会社
第二新卒歓迎 ASIC/SoC【設計エンジニア(FED, DFT, BED)】TSMCグループ 半導体研究開発
＜FED＞■論理合成■STA(タイミング解析/タイミングイタレーション)■SDCの設計■社内DFT/BEDメンバーとの協調設計■顧客への進捗報告■技術的なトラブルシューティング、HQのFlowチームと共同した改善活動
年俸500万円～1000万円
勤務地神奈川県横浜市南区- 年間休日120日以上退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 第二新卒歓迎★ASIC/SoC【設計エンジニア（FED, DFT, BED）】TSMCグループ 仕事の内容 ＜FED＞■論理合成■STA(タイミング解析/タイミングイタレーション)■SDCの設計■社内DFT/BEDメンバーとの協調設計■顧客への進捗報告■技術的なトラブルシューティング、HQのFlowチームと共同した改善活動 ＜DFT＞■製品仕様に合わせて最適化した出荷前テストプランを顧客へ提案■顧客CHIP回路構成に合わせ最適化したテスト回路の実装仕様設計及び実装/検証■DFTツールを活用したテスト回路の実装/検証 ＜BED＞■ChipおよびBlockのレイアウト設計■チームメンバーのサポート、進捗管理■社内FED/DFTメンバーと協調設計■顧客への進捗報告 [変更の範囲:当社業務全般] 募集職種 第二新卒歓迎★ASIC/SoC【設計エンジニア（FED, DFT, BED）】TSMCグループ必要な経験・能力等必要な経験・能力等 【必須】■半導体設計経験■情熱を持って業務に取り組む姿勢 ★第二新卒の方歓迎です！ 【歓迎】■デジタル設計（FED, DFT, BED）経験■プログラミング経験（TCL, Python, UNIX)■英語力（目安：TOEIC500点） 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格： - 正社員
GlobalUnichipJapan株式会社
ASIC/SoC【Digital設計:DFT設計中堅エンジニア】TSMCグループ/年休129日 半導体研究開発
【業務詳細】■顧客製品仕様に合わせ最適化した出荷前TESTプランの提案■顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装及び検証■DFT工程の顧客窓口対応(顧客との折衝、進捗報告等)
年俸800万円～1500万円
勤務地神奈川県横浜市南区- 業界未経験歓迎年間休日120日以上退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ASIC/SoC【Digital設計：DFT設計中堅エンジニア】TSMCグループ/年休129日 仕事の内容 【業務詳細】■顧客製品仕様に合わせ最適化した出荷前TESTプランの提案■顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装及び検証■DFT工程の顧客窓口対応(顧客との折衝、進捗報告等) ■DFTツールを活用したTEST回路の実装■DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成■設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析■出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定する■出荷テスト用パタン設計/検証/管理と出荷後テストのデバッグ対応■歩留まり向上施策の検討/実施[変更の範囲:当社業務全般] 募集職種 ASIC/SoC【Digital設計：DFT設計中堅エンジニア】TSMCグループ/年休129日必要な経験・能力等必要な経験・能力等 【必須】■DFT設計（仕様設計/回路実装/検証）のご経験（6年以上）またはDFT設計のご経験（4年以上）と、その他何らかのDigital機能回路設計（仕様設計/回路実装/検証）のご経験を合わせて合計8年以上のご経験 ■VerilogまたはVHDLフォーマットのGateレベルNETLISTを用いた設計/検証のご経験（5年以上）■VerilogまたはVHDLフォーマットのRTLが読め、RTLレベルの回路構成がイメージ出来る事■Unix/Linux設計環境上にてTclスクリプトとEDA Toolを用いた設計業務のご経験（5年以上） 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格： - 正社員
GlobalUnichipJapan株式会社
※ASIC/SoC【フィジカル検証エンジニア】TSMCグループ/年休129日 半導体研究開発
■ChipおよびBlockのフィジカル検証(DRC/LVS/IRDropなど) ■フロアプラン(Bump Assign,IO配置設計,電源仕様設計) ■社内FED/DFT/BEDメンバーと協調設計
年俸800万円～1500万円
勤務地神奈川県横浜市南区- 年間休日120日以上退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ※ASIC/SoC【フィジカル検証エンジニア】TSMCグループ/年休129日 仕事の内容 ■ChipおよびBlockのフィジカル検証(DRC/LVS/IRDropなど) ■フロアプラン(Bump Assign,IO配置設計,電源仕様設計) ■社内FED/DFT/BEDメンバーと協調設計 ■社内もしくは社外Package設計者と協調設計 ■顧客への進捗報告 鹿っく技術的なトラブルシューティング,HQのFlowチームと共同した改善活動 [変更の範囲:当社業務全般] 募集職種 ※ASIC/SoC【フィジカル検証エンジニア】TSMCグループ/年休129日必要な経験・能力等必要な経験・能力等 【必須】■フィジカル検証（DRC/LVS/IRDropなど）エンジニア職務経験(3年以上) ・フィジカル検証エンジニア職務経験には以下の経験を含む（csh,awk,perl,pythonなど） フロアプラン（Bump Assign、IO配置設計、電源仕様設計）/電源Mesh構成検討、設計/サインオフ検証（DRC/LVS/IRDropなど）/プログラム言語（csh,awk,perl,pythonなど）/使用EDAツール（INNOVUS, Voltus, RedHawkSC, Calibre, Virtuosoなど) 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格： - 正社員
GlobalUnichipJapan株式会社
ASIC/SoC【STDセル開発技術者】TSMCグループ/年休129日 半導体研究開発
「TSMC」グループで唯一の『半導体製品・設計開発メーカー』である当社にて、STDセル開発者としての以下業務をお任せいたします。
年俸800万円～1500万円
勤務地神奈川県横浜市南区- 業界未経験歓迎年間休日120日以上退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ASIC/SoC【STDセル開発技術者】TSMCグループ/年休129日 仕事の内容 「TSMC」グループで唯一の『半導体製品・設計開発メーカー』である当社にて、STDセル開発者としての以下業務をお任せいたします。 【業務詳細】■Cadence VirtuosoにてSTDセルの開発■顧客ニーズ、設計トレンドから要求されるSTDラインナップの検討■合成ツールによる、設計後のSTDセルの性能評価■自動レイアウトツールによる、設計後のSTDセルの性能評価【やりがい】ASIC性能が製品性能を左右するため、高度な設計技術力が腕の見せ所であり、実際に具現化するのがGUCの使命です。【仕事内容の変更範囲】当社業務全般 募集職種 ASIC/SoC【STDセル開発技術者】TSMCグループ/年休129日必要な経験・能力等必要な経験・能力等 【必須】■STDセル開発経験（3年以上）：Cadence virtuosoによるSTDセル設計/FinFETプロセスでのSTDセル開発の経験■Library作成経験（3年以上） 【歓迎】■合成（Synopsys DC Complier)経験■自動レイアウト設計ツール（Cadence Innovus)経験■海外顧客と折衝できる英会話力【当社の魅力】当社は製品メーカーが世に出す製品のエンジンとなる半導体部品(ASIC / SoC)の設計開発・供給を担っています。製品メーカーへ半導体チップを安定供給させるための高度な故障検出技術も有しており、世界でも高い信頼を得ています。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格： - 正社員
GlobalUnichipJapan株式会社
ASIC/SoC【STDセル開発技術者】TSMCグループ/年休129日 半導体研究開発
「TSMC」グループで唯一の『半導体製品・設計開発メーカー』である当社でSTDセル開発者をご担当いただきます。各工程の担当者でチームを編成、顧客と連携しながらプロジェクトを推進していただきます
年俸800万円～1500万円
勤務地神奈川県横浜市南区- 業界未経験歓迎年間休日120日以上退職金あり完全週休2日制土日祝休み
仕事の内容企業名 ＧｌｏｂａｌＵｎｉｃｈｉｐＪａｐａｎ株式会社 求人名 ASIC/SoC【STDセル開発技術者】TSMCグループ/年休129日 仕事の内容 「TSMC」グループで唯一の『半導体製品・設計開発メーカー』である当社でSTDセル開発者をご担当いただきます。各工程の担当者でチームを編成、顧客と連携しながらプロジェクトを推進していただきます 【詳細】■Cadence VirtuosoにてSTDセルの開発■顧客ニーズ、設計トレンドから要求されるSTDラインナップの検討■合成ツールによる、設計後のSTDセルの性能評価■自動レイアウトツールによる、設計後のSTDセルの性能評価【魅力】各工程担当からチームを編成し、顧客と直接連携しながらプロジェクトを推進。プロジェクトを通して自分の担当工程以外にも携われる為、幅広い知識を習得しながら、達成感を味わえます。 募集職種 ASIC/SoC【STDセル開発技術者】TSMCグループ/年休129日必要な経験・能力等必要な経験・能力等 【必須】■STDセル開発経験（3年以上）：Cadence virtuosoによるSTDセル設計/FinFETプロセスでのSTDセル開発の経験■Library作成経験（3年以上） 【歓迎】■合成（Synopsys DC Complier)経験■自動レイアウト設計ツール（Cadence Innovus)経験■海外顧客と折衝できる英会話力【当社の魅力】当社は製品メーカーが世に出す製品のエンジンとなる半導体部品(ASIC / SoC)の設計開発・供給を担っています。製品メーカーへ半導体チップを安定供給させるための高度な故障検出技術も有しており、世界でも高い信頼を得ています。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格：